半导体薄膜工艺深度解析：PVD、CVD、ALD 如何各显神通

一颗现代芯片，从硅衬底到最上层金属，中间可能沉积数百层薄膜。这些薄膜有的导电、有的绝缘、有的阻挡扩散、有的存储电荷、有的保护表面。每一层的材料、厚度、均匀性、应力、缺陷密度，都会直接影响器件性能和良率。

一、为什么半导体需要薄膜？

图1 | 为什么半导体需要薄膜？

一颗芯片本质上是由数百层薄膜精密堆叠而成的三维结构。每一层薄膜都有特定的功能：

一句话总结：没有薄膜，就没有芯片。薄膜是芯片的"骨架、血管、皮肤与大脑"，共同决定芯片的性能与可靠性。

二、半导体薄膜工艺总览

图2 | 半导体薄膜工艺（Thin Film）总览

完整的薄膜工艺流程通常包括以下7个步骤：

1. 衬底清洗：去除颗粒、有机物、金属杂质等污染；
2. 预处理/脱水：去除表面水分与羟基，提高膜层附着力；
3. 薄膜沉积：CVD/PVD/ALD/PECVD 等核心工艺；
4. 厚度控制：通过时间、功率、流量、温度等参数精确控制；
5. 退火/致密化：改善膜质、降低缺陷与氢含量、调节应力；
6. 膜厚/应力/均匀性量测：Ellipsometer、Wafer Bow、Mapping 等；
7. 缺陷检查：Particle Scan、AFM、SEM/X-TEM 等。

其中，薄膜沉积是最核心的环节。目前主流沉积技术有三类：

• PVD：靠物理方式把原子从靶材"打"到晶圆上；
• CVD：靠气体在晶圆表面发生化学反应生成薄膜；
• ALD（Atomic Layer Deposition，原子层沉积）：靠表面自限制反应，一层一层生长薄膜。

工艺选择原则：不同材料、结构、性能需求下灵活选择。PVD 负责"打金属"，CVD 负责"长薄膜"，ALD 负责"精密填充"。三者互补，而非替代。

三、薄膜是如何形成的？五个通用步骤

图3 | 薄膜是如何形成的？

无论 PVD、CVD 还是 ALD，所有沉积技术的本质都是让材料原子/分子到达晶圆表面并形成稳定薄膜。这个过程可以抽象为5个通用步骤：

1. 材料源（Source）：固态靶材、气态反应物或化学前驱体；
2. 传输（Transport）：通过 Plasma、真空、载气或扩散；
3. 表面反应（Surface Reaction）：在晶圆表面发生物理吸附或化学反应；
4. 成核与生长（Nucleation & Growth）：原子聚集成核、岛状生长、连续成膜、致密化；
5. 薄膜形成（Film Formation）：形成厚度增长、结构致密、组织稳定的薄膜。

薄膜的生长模式通常有三种：

• 岛状生长（Island Growth）
• 层状生长（Layer Growth）
• 混合模式

生长模式由基底温度、沉积速率、材料体系和表面能共同决定。不同的生长模式会直接影响薄膜的致密性、粗糙度、电学性能和可靠性。

四、膜厚是如何形成的：Deposition Rate 的真相

图4 | Deposition Rate：膜厚是如何形成的？

薄膜厚度由两个基本因素决定：

薄膜厚度 = 沉积速率 × 时间

沉积速率（Deposition Rate）通常用 Å/s 或 nm/min 表示。它描述的是单位时间、单位面积上沉积的材料厚度。

影响沉积速率的因素包括：

如果沉积速率波动，会导致膜厚偏差、均匀性变差、电性异常和良率下降。因此生产中常用 QCM（石英晶体微量天平）、In-situ 光学监控、Ellipsometer、Thickness Map 等手段实时监控。

五、PVD：用 Plasma 把 Target "打" 到晶圆上

图5 | PVD：Plasma 如何把 Target 打成薄膜？

PVD 的核心原理是物理溅射（Sputtering）。它用高能离子轰击靶材表面，把靶材原子"打"出来，这些原子在真空中飞行并沉积到晶圆表面，形成薄膜。

PVD 溅射的5个核心步骤：

1. 引入惰性气体（Ar）：向真空腔体中通入 Ar 气；
2. 产生等离子体（Plasma）：施加 DC/RF 电源，Ar 气被电离为 Ar⁺ 和电子；
3. Ar⁺ 轰击 Target：Ar⁺ 在电场作用下加速，轰击金属靶材表面；
4. 金属原子飞向 Wafer：被溅射出来的金属原子在真空中飞行；
5. 形成薄膜：金属原子在晶圆表面吸附、扩散、成核、生长，形成致密薄膜。

PVD 的关键工艺参数包括功率、压力、Ar 流量、靶基距、基片温度和偏压（Bias）。这些参数共同影响沉积速率、膜层致密性、均匀性、应力和附着力。

PVD 的特点

• 优点：沉积速率快、工艺温度低、材料选择广（几乎所有金属和合金）、薄膜致密；
• 局限：台阶覆盖性较差（Line-of-Sight 特性）、高深宽比结构覆盖不均匀。

PVD 的典型应用

• 金属互连：Al、Cu；
• 阻挡层/扩散层：TiN、TaN；
• 硬掩模：TiN、W；
• 导电薄膜：ITO、Mo、Cr 等。

PVD 的本质：用物理的方式，把 Target 的原子"打"到晶片上。它适合金属、导电层和阻挡层，但不适合复杂三维结构的高覆盖性沉积。

六、CVD：靠气体化学反应长出薄膜

图6 | CVD 与 ALD：如何通过化学反应长出薄膜？

CVD 的核心原理是气体前驱体在晶圆表面发生化学反应，生成固态薄膜并释放副产物气体。以 SiNₓ 沉积为例：

SiH₄ + NH₃ → SiNₓ（薄膜）+ H₂（副产物）

CVD 的反应过程是连续进行的：

1. 前驱体进入腔体；
2. 前驱体吸附在晶圆表面；
3. 表面发生化学反应；
4. 生成薄膜并释放副产物；
5. 副产物被抽走，新的前驱体继续补充。

CVD 的特点

• 优点：覆盖性好、适合大面积晶圆、沉积速率较高、膜质致密均匀；
• 局限：反应温度通常较高、前驱体化学反应复杂、易产生颗粒和气体残留。

常见 CVD 工艺

• LPCVD（低压 CVD）：低压环境，适合 SiO₂、Si₃N₄、Poly-Si 等；
• PECVD（等离子体增强 CVD）：利用等离子体降低反应温度，适合温度敏感的后续工艺；
• AP CVD（常压 CVD）：早期工艺，现在较少用于先进制程。

CVD 的典型应用

• 介质层：SiO₂、SiN、SiON；
• 多晶硅栅极：Poly-Si；
• 钨插塞：W Plug（通常用 WF₆ 还原）；
• 浅沟槽填充、绝缘层、钝化层等。

CVD 的本质：靠气体反应"快速长膜"。它覆盖性好、适合大面积，是介质层、多晶硅和钨填充的主力工艺。

七、ALD：一层一层"原子级"生长

ALD 是一种特殊的 CVD 技术，被称为"超级慢的 CVD"。它的核心特点是表面自限制反应（Self-limiting Reaction）。

一个典型的 ALD 循环包括4个步骤：

1. A 前驱体脉冲：A 前驱体分子吸附在表面活性位点上，形成一层单分子层；
2. 吹扫（Purge）：去除多余的 A 前驱体和副产物；
3. B 前驱体脉冲：B 前驱体与吸附的 A 发生自限制反应，形成一层薄膜并再次饱和表面；
4. 吹扫（Purge）：去除多余的 B 和副产物。

一个完整循环通常只生长 0.1~0.3 nm 的薄膜。通过重复循环，可以精确控制膜厚到 Å 级。

ALD 的特点

• 优点：厚度控制精度极高（Å 级）、台阶覆盖性极佳（Conformality）、均匀性极好、适合高深宽比和复杂三维结构；
• 局限：沉积速率慢、工艺时间长、设备和前驱体成本高。

常见 ALD 工艺

• Thermal ALD（热 ALD）：依靠热能驱动反应；
• Plasma ALD（等离子体 ALD）：利用等离子体增强反应活性；
• Spatial ALD（空间 ALD）：不同前驱体在空间上分离，适合大面积高速沉积。

ALD 的典型应用

• 高 k 介质：HfO₂、Al₂O₃；
• 金属阻挡层：TiN、TaN；
• 超薄氧化层、先进节点关键薄膜；
• DRAM 电容介质、FinFET 栅氧等。

ALD 的本质：靠表面自限制反应"一层层长膜"。它慢、贵、精，但在先进制程和高深宽比结构里不可替代。

八、PVD、CVD、ALD：三者对比

图7 | PVD / CVD / ALD 有什么区别？

选择逻辑：PVD 靠"打"，适合金属和导电层；CVD 靠"反应生成"，适合大面积和较厚薄膜；ALD 靠"一层层长"，适合精密控制和复杂三维结构。三种技术在实际生产中是互补组合使用的。

九、PVD vs CVD：材料、机台、制程差异全面总结

图8 | PVD vs CVD 全面总结：材料 / 机台 / 制程差异

PVD 通常沉积的材料

• Al 金属：金属互连、Bond Pad；
• Barrier Layer（Ti/TiN/Ta/TaN）：铜互连前防止 Cu 扩散；
• Seed Layer（Cu Seed）：电镀铜前的种子层；
• 特殊金属：W、Mo、Pt 等，用于功率器件、RF 器件、MEMS。

CVD 通常沉积的材料

• Oxide（SiO₂）：ILD、PMD、STI Gap Fill；
• Nitride（SiN）：Passivation、Spacer、Etch Stop；
• Poly Silicon（多晶硅）：栅极、Flash FG；
• Tungsten Plug（W）：Contact/Via 填充；
• High-K：HfO₂ 等，通常用 ALD 但更广义上属于 CVD 家族。

工艺节点演进趋势

随着工艺节点推进，薄膜沉积技术也在不断演进：

• 180nm ~ 90nm：PVD Al、PVD Ti/TiN、CVD W、HDP CVD Oxide 为主；
• 65nm ~ 28nm：Cu Damascene 工艺普及，PVD Ta/TaN、PVD Cu Seed、ECD Cu、CVD W、ALD HfO₂/TiN 逐渐增多；
• 16nm FinFET 以后：ALD 比例大幅上升，High-k Metal Gate、超薄氧化层、复杂3D结构都离不开 ALD。

一句话记忆：PVD 负责"打金属"，CVD 负责"长薄膜"。随着节点推进，ALD/CVD 比例逐步上升，PVD 比例下降，但金属层仍以 PVD 为主。

十、一层好薄膜需要满足哪些指标？

图9 | 一层好薄膜，需要满足哪些指标？

1. 膜厚（Thickness）

膜厚是否达到目标值，常用 Ellipsometer、Reflectometer、XRR 量测。膜厚偏差过大会影响后续工艺窗口和器件性能。

2. 均匀性（Uniformity）

晶圆上不同位置的膜厚是否一致。常用公式：

Uniformity = (Max - Min) / (2 × Avg) × 100%

均匀性差会导致器件一致性差、边缘与中心性能波动。

3. 覆盖性（Conformality）

高深宽比结构中，侧壁和底部能否均匀覆盖。覆盖不好会导致未覆盖区域漏电或击穿。

4. 应力（Stress）

薄膜沉积后是否造成晶圆弯曲（Wafer Bow/Warp）或开裂。拉应力（Tensile）和压应力（Compressive）过大都会带来可靠性风险。

5. 缺陷（Defect）

薄膜表面或内部是否存在颗粒、针孔、Void、Crack 等缺陷。缺陷会导致漏电、击穿、可靠性下降。

十一、写在最后：薄膜工艺是芯片制造的"幕后英雄"

薄膜工艺不像光刻那样耀眼，也不像刻蚀那样 dramatic，但它贯穿于芯片制造的每一个环节。没有高质量的栅氧，晶体管无法稳定开关；没有致密的介质层，电路无法可靠隔离；没有低阻金属互连，信号无法高速传输。PVD、CVD、ALD 三种技术各有所长，在材料、结构、性能需求下灵活组合，才能做出一颗好芯片。